続トランジスタ回路の設計、第2回、ソース接地2

LTspice

73ページの図33には、JFETをゼロバイアスで使った回路が出ている。なるほど。確かに一般的にはデプレッション型のJFETは、ゲート電圧が負というイメージが強いが、現実は少しなら正でもOKで、その場合ちゃんとドレイン電流も増えるから、ゼロバイアスでも小信号なら直線性が良くて使えるそうな。やってみた。これ。(右クリックで拡大)

なんと言っても部品点数が少ないのがいいですね!特性も見ての通り。f特もいい感じ。f特なんか100MHz超えみたい。でも、もしかして、今回は入力振幅を0.2にしてやったけど、前回までは1でやってたかも。確かに1では、大きすぎて綺麗に特性が出ないかも・・・

ところで、このようにゼロバイアスでいい感じならば、同調増幅回路もいい感じで動きそうな予感。特に部品点数が少ないのがダントツにいいですね。なので、75ページの図34をやってみる。これ。

うーん。。。なんか同調回路はうまく行かないですね。なんとなくはうまく行ってるがあまり気持ち良くない。Lのタップ付きも気持ち悪いし。

なので次。77ページの図36。これは、JFETとTrを組み合わせた回路ということで、なんとなく豪華そうwwwなのでやってみる。これ。

ゲインもf特も今一な感じ。定数の詰めが甘いのか??
なのでちょっとやってみる。まずtranで、このように、動作周波数1MHzで、そこそこ動作点がいい感じになって歪まなくて、そこそこ利得も取れるように定数をテキトーにいじる。これ。

うん。こんなふうになれば、まあいい感じだ。なので、このままf特を測ると・・・これ。

うーん。。。別によくなってないですね。かえって少し悪くなってるみたいな・・・
なので、後味は悪いが終わることにする。これで3章は終わりにする。

コメント

タイトルとURLをコピーしました